# PATENT ABSTRACTS OF JAPAN



(11)Publication number:

03-241938

(43)Date of publication of application : 29.10.1991

(51)Int.CI.

H04L 12/00

H04M 3/00 H04M 3/22

(21)Application number: 02-037270

(71)Applicant: FUJITSU LTD

(22)Date of filing:

20.02.1990 (72)Inve

(72)Inventor: MIYAZAKI KEIJI


NAKAJO TAKAFUMI KOMINE HIROAKI OGURA TAKAO

SOEJIMA TETSUO

# (54) BYPASS PATH SETTING METHOD

# (57)Abstract:

PURPOSE: To quicken the bypass path decision and to improve a fault recovery rate by using a path minimizing a transmission delay time to be an optimum bypass path and assigning a capacity equal to a transmission capacity of an original path corresponding to the optimum bypass path to the optimum bypass path as a spare capacity in advance. CONSTITUTION: A node 40 and links 30, 31, 50, 51 connecting respectively to other nodes is provided with a signal channel sending a main signal and a control channel for the communication of control information. Then a path whose transmission delay time is minimized is obtained as an optimum bypass path in advance at the setting of the capacity and the capacity equal to the transmission capacity of the original path corresponding to the optimum bypass path (object path taking the countermeasure with respect to the occurrence of a fault) is assigned in advance as a spare capacity. Thus, a fact of a substantially shortest bypass path not used as the bypass path due to deficiency of capacity and the selection of a remoter bypass path or disabled



bypass path setting is less and the processing time for deciding the bypass path is shortened.

## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

# (I)

## 19日本国特許庁(JP)

⑩特許出願公開

# @ 公 開 特 許 公 報 (A) 平3-241938

Sint. Cl. 5

識別記号

庁内整理番号

❷公開 平成3年(1991)10月29日

H 04 L 12/00 H 04 M 3/00

D 7117-5K 7830-5K

H 04 L 11/00

**※** 

審査請求 未請求 請求項の数 3 (全5頁)

**9**発明の名称 迂回パス設定方法

②特 顧 平2-37270

❷出 顯 平2(1990)2月20日

@発 明 者 宮 崎 啓 二 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

**⑫発 明 者 中 条 孝 文 神奈川県川崎市中原区上小田中1015番地 富士通株式会社** 

内

@発明者小峰浩昭神奈川県川崎市中原区上小田中1015番地富士通株式会社

内

⑫発 明 者 小 倉 孝 夫 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

⑩出 顋 人 富士通株式会社 神奈川県川崎市中原区上小田中1015番地

倒代 理 人 弁理士 青木 朗 外4名

最終頁に続く

#### 明 福祉 書

## 1. 発明の名称

迂回パス設定方法

## 2. 特許請求の範囲

1. 複数のノード間を伝送路により接続してなるネットワークにおいて、各ノード、または、ノード間の伝送路において障害が発生した場合の、 迂囲パス設定方法において、

各ノード間において障害発生時の迂回経路として可能な迂回パスを求めるステップ(21)と、 前記可能な迂回パスの各々における伝送運転時間を演算するステップ(22)と、

前記迂回パスのうち、伝送遅延時間最小となる ものを最適迂回パスとして決定するステップ(2 3)と、

前記談最適迂回パスに対応する元のパスの伝送 容量に等しい容量を、予め予備容量として前記最 適迂回パスに割り付けるステップ(24)とを有 することを特徴とする迂回パス設定方法。

2. 各ノード間についての前配量遺迁回パスを

記憶しておき、

各ノード間における障害発生時には、前配配像 に基づいて、直ちに前記最適迂回パスに切り換え る請求項1記載の方法。

3. 前記伝送遅延時間の復算においては、前記 ネットワーク上にトレーニングメッセージを渡し、 各ノードにおいてメッセージ処理時間を記録して、 各ノードにおけるメッセージ処理時間の平均値を 求めることにより各ノードにおける遅延時間を求 める請求項1または2に記載の方法。

#### 3. 発明の詳細な説明

#### 〔概要〕

ネットワークの障害箇所を迂回してパスを**設定** する迂回パス設定方法に関し、

障害発生時の迂回パス決定を迅速に行い得るようにし、且つ、障害復旧率を向上させることを目的とし、

複数のノード間を伝送路により接続してなるネットワークにおいて、各ノード、または、ノード間の伝送路において障害が発生した場合の、迂回

### 〔産業上の利用分野〕

本発明は、ネットワークの難害箇所を迂回して パスを設定する迂回パス設定方法に関する。

複数のノード間を伝送路により接続してなるネットワークにおいて、各ノード、または、ノード間の伝送路において障害が発生した場合に、迂回パスを設定して障害を復旧させる必要がある。

〔従来の技術および発明が解決しようとする課題〕 従来、障害時に、ネットワークの障害ែ所を行

は、別の方法においては、対向するノード2に到 連した迂回パス探索メッセージのうち、元のパス (ノード1→ノード2→ノード3→ノード4)に 合まれないノードを経由した数(以下、ホップ数 と称す)が最も小さい迂回パス探索メッセージが 経由してきたパスが迂回パスとして決定される。

回する迂回パスを設定する方法としては、例えば、 以下に述べるようなものがある。

第3図は、複数のノード間をリンクしてなるネットワークの1例を示すものである。

第3関において、1・・・11はノードを示す。 第3図の構成において、ノード1とノード4と の間のパスの、ノード2とノード3との間で輝客 が発生した場合、この障害を検出したノード3は、 迂回パス探索メッセージを、接続する全てのノー F(ここでは、ノーF4,6,7,8)に対して 送信する。以下、上記の迂回パス探索メッセージ を受信した全てのノードは、上配の障害発生区間 のノード3に対向するノード2に該迂回パス探索 メッセージが到達するまで、受信した迂回パス探 索メッセージに自らのノードのアドレスを付加し て、核迁国パス探索メッセージを受信したノード 以外の全てのノードに対して送信する動作を繰り 返す。こうして、最も早く上記の対向するノード 2 に到達した迂間パス探索メッセージが経由して きたパスが迂闊パスとして決定されるか、または

本発明は、上記の問題点に置み、なされたもので、障害発生時の迂回パス決定を迅速に行い得るようにし、且つ、障害復旧率を向上させることを 目的とするものである。

# 〔課題を解決するための手段〕

第1団は、本発明の迂回パスの設定方法の基本 構成を示す団である。

第1図に示されるように、本発明は、複数のノード間を伝送路により接続してなるネットワークにおいて、各ノード、または、ノード間の伝送路において障害が発生した場合の、迂回パス設定方法を提供するものであって、

各ノード間において障害発生時の迂回経路とし て可能な迂回パスを求めるステップ21と、

前配可能な迂回パスの各々における伝送遅延時間を演算するステップ22と、

前紀迂回パスのうち、伝送遅延時間最小となる ものを最適迂回パスとして決定するステップ23 と、 前配該最適迂回パスに対応する元のパスの伝送 容量に等しい容量を、予め予備容量として前配量 遺迂回パスに割り付けるステップ24とを有して なるものである。

さらに、本発明の他の形態においては、各ノー ド間についての前記最適迂回パスを記憶しておき、 各ノード間における障害発生時には、前記記憶 に基づいて、直ちに前記最適迂回パスに切り換え るように誘御する。

#### (作用)

本発明によれば、伝送遅延時間最小となるものを最適迂回パスを、予め、容量設定時時に求めておき、この最適迂回パスに対応する元のパス(今、障害の発生に対する対応を考慮している対象のパス)の伝送容量に等しい容量を予備容量として予め割り付けているので、本来最短の迂回パスであるはずのパスが、容量不足のために迂回パスとして使用できず、より遠回りの迂回パスに決定しなければならなかったり、あるいは、迂回パスが設

定できなかったりするということが発生する確率 が低くなり、また、迂回パス決定の処理時間も大 いに短縮される。

また、本発明の他の形態においては、各ノード間についての前記最適迂回パスを記憶しておき、

各ノード間における障害発生時には、前記記憶に基づいて、直ちに前記最適迂回パスに切り換えるように制御するので、迂回パス決定の処理、したがって、迂回パスへの切り換えの処理が、さらに高速化される。

#### 〔実施例〕

第2図は、本発明の実施例におけるノードのハードウェアの概略構成図である。

第2図において、30、31、50、51は、 それぞれ、ノード間を接続するリンク、40はノ ード、41はマトリクススイッチ、42、45は、 それぞれ、制御チャネル通信インターフェイス、 43は障害検出インターフェイス、44はマトリ クススイッチインターフェイス、46はメモリ、

そして、47はCPUである。

ノード40と、それぞれ、他のノードとの間を 接続するリンク30、31、50、51は、それ ぞれ、主信号を伝送する信号チャネルと、制御情 報の通信を行うための制御チャネルとを有している。

成するようなリンク 3 0、 3 1. 5 0、 5 1 間を 接続する。

前述の本発明による制御は、ネットワーク全体の制御を行うネットワーク制御センタにて、予め、各ノード間の遺信容量設定時に行う。

伝送遅延時間最小(最短時間)となる迂回パスは、以下の式によって、各ノード間のパスに対して迂回パスとして使用可能な全てのパスについて伝送遅延時間を計算することにより求める。ここで、可能な迂回パスのホップ数に制限を設けて、所定の最大ホップ数以下の全てのパスに対象を限定することもできる。

$$T = H \cdot (M/T) + \Sigma D_{ci} + D \cdot 1 \cdot \Sigma L_{i}$$

ここで、Hは、迂回パスのホップ数、Mはメッセージの長さ、Tはメッセージの伝送速度、Dci は迂調パスの1番目のノードでのメッセージ処理 時間、Dlは、リンク単位長さ当たりの伝送遅延、 そして、Li は、迂回パスの1番目のリンクの長

# 特開平3-241938 (4)

### さである。

上記の各ノードにおけるメッセージ処理時間は、
①過去の障害時におけるメッセージ処理時間に基づいて平均値として求める、②ネットワーク上に
トレーニングメッセージを流し、各ノードにおい
てメッセージ処理時間を記録して、各ノードにおけるメッセージ処理時間の平均値を求める、等が
考えられる。

そして、さらに、上配のようにして求めた伝送 選延時間最小(最短時間)となる迂回パスの切り 換え情報を各ノードのメモリに記憶しておいて、 障害検出時に、この伝送遅延時間最小(最短時間) となる迂回パスに直ちに切り換えるように設定す ることもできる。

#### (発明の効果)

本発明の迂回パス設定方法によれば、障害発生 時の迂回パス決定を迅速に行い得るようにし、障 害復旧率を向上させることができる。

#### 4. 図面の簡単な説明


第1図は本発明の基本構成図、

第2図は本発明の実施例におけるノードのハードウエアの機略構成図、そして、

第3図は、ネットワークの1例を示す図である。


#### (符号の説明)

30,31.50,51…リンク、40…ノード、 41…マトリクススイッチ、42,45…制御チャネル遺信インターフェイス、43…輝客検出インターフェイス、44はマトリクススイッチインターフェイス、46…メモリ、47…CPU。



本発明の基本構成図


第1四



ネットワークの1例を示す図

第 3 図

# 特開平3-241938 (5)



ノードの構成 例を示す図

# 第 2 図

ALM INF・・・・ 障害検出インタフェース COM INF・・・・ 制御チャネル通信インタフェース SW INF・・・マトリクス・スイッチ・インタフェース CPU・・・ 中央処理装置 MEM・・・ 配信装置

第1頁の続き

@発 明 者 副 島 哲 男 神奈川県川崎市中原区上小田中1015番地 富士通株式会社 内